KI SpotlightNewsQualcomm validiert HBC-Silizium mit zwei statt vier Speicherlagen
Der Hersteller nennt 18-fache Bandbreite gegenüber LPDDR und rund fünffache Effizienz gegenüber HBM4. Unabhängig belegt ist das nicht. Das Sampling des Dragonfly AI250 ist für das erste Halbjahr 2027 geplant.
Mit KI erstelltInhalt
◆ Fakten auf einen Blick
- Qualcomm hat die Validierung der ersten HBC-Silizium-Generation in San Diego abgeschlossen.
- Die Ankündigung stammt von Rashid Attar, Senior Vice President of Engineering bei Qualcomm Technologies.
- Qualcomm erwartet, den Dragonfly AI250 in der ersten Jahreshälfte 2027 zu sampeln.
- Das getestete Muster hatte zwei DRAM-Lagen; der AI250 soll in Produktion vier haben.
- Qualcomm meldet im Demo-Vergleich die 18-fache Speicherbandbreite eines LPDDR-Pfads.
Qualcomm validiert HBC-Silizium mit zwei statt vier Speicherlagen
Qualcomm hat nach Berichten die Hardware-Validierung seiner High-Bandwidth-Compute-Technologie (HBC) der ersten Generation im Labor in San Diego abgeschlossen. HBC ist die Speicherarchitektur des Inferenz-Beschleunigers Dragonfly AI250. Das Sampling des AI250 plant Qualcomm für das erste Halbjahr 2027.
Die Ankündigung stammt laut RCR Tech aus einem Blogpost von Rashid Attar, Senior Vice President of Engineering bei Qualcomm Technologies. Den Wortlaut des Blogposts konnten wir nicht einsehen. Die Darstellung stützt sich daher auf Sekundärberichte.
Getestet wurde jedoch nur ein Muster mit zwei Speicherlagen. Die Produktionskonfiguration des AI250 soll vier Lagen haben, wie Qualcomm laut RCR Tech Journalisten mitteilte. Die Tests liefen auf Standard-Automatentestequipment (ATE). Geprüft wurden der vollständige Lese-/Schreibpfad und die Berechnungen im Speicher. Verwendet wurden Zufallsdaten in kommerziell repräsentativen Größen.
18-fache Bandbreite gegenüber LPDDR, fünffache Effizienz gegenüber HBM4: Was die Zahlen belegen
Die Messwerte stammen von Qualcomm selbst. In einer Demo mit derselben Inferenzaufgabe lief das Zwei-Lagen-Muster einmal über einen LPDDR-Pfad und einmal im HBC-Modus. Nach Herstellerangaben erreichte es dabei die 18-fache Speicherbandbreite. Bei der Bandbreite pro Watt nennt Qualcomm rund das Fünffache von HBM4.
Der HBM4-Vergleich hat eine Einschränkung. Laut TrendForce stützt er sich auf die HBM4-Spezifikation, nicht auf eine gemessene HBM4-Referenz. Er zeigt also, was Qualcomm gegenüber den Papierwerten erwartet. Wie sich HBC gegen reale HBM4-Hardware schlägt, zeigt er nicht.
Das technische Prinzip ist einfach. HBC setzt einen aktiven Logik- und Compute-Die unter handelsübliche LPDDR-Speicher. Daten legen so kürzere Wege zurück, und Operationen mit geringer arithmetischer Intensität müssen nicht erst zum SoC übertragen werden. HBM braucht dagegen aufwendiges 2.5D-Packaging wie CoWoS oder EMIB. Qualcomm sieht darin einen Kostennachteil. Die Aussage, HBC „eliminiere die HBM-Steuer“ und erreiche branchenführende Tokens pro Watt und pro Dollar, ist eine Herstellerbehauptung. Unabhängige Benchmarks oder Kundenmessungen dazu liegen nicht vor.
Offen bleibt einiges. Qualcomm hat weder den Testworkload noch End-to-End-Inferenzergebnisse offengelegt. Absolute Werte für Bandbreite, Leistung oder Ausbeute fehlen, ebenso eine unabhängige Messung. Auch einen Preis und einen Termin für die Volumenauslieferung nennt das Unternehmen nicht. Laut RCR Tech gibt es bislang weder ausgelieferte HBC-Hardware noch HBC-basiertes Kundensilizium.
Was sich gegenüber dem bisherigen Stand ändert
Auf seiner Produktseite wirbt Qualcomm für das AI250-Rack mit HBC Gen 1. Angegeben sind 18-fache effektive Speicherbandbreite gegenüber dem AI200 und 38,6 TB Speicher pro Rack. Auf dem Investor Day hatte das Unternehmen HBC und den AI300 vorgestellt. Der AI300 reiht sich mit jährlichem Takt neben AI200 und AI250 ein.
Neu sind der Nachweis funktionierenden Siliziums im Labor und der konkrete Sampling-Termin. Das ist ein Entwicklungsfortschritt, kein Produktstart. Kunden können den AI250 frühestens ab dem Sampling im ersten Halbjahr 2027 evaluieren.
